Entwicklungssoftware Quartus® Prime
Software Quartus Prime von Altera mit kürzeren Kompilierzeiten beschleunigt FPGA-Entwicklung für größere Designs, die am meisten profitieren
Die Software Quartus Prime von Altera bietet Verbesserungen in den drei wichtigsten Bereichen für die Entwicklung: Leistung, Produktivität und Benutzbarkeit. Sie unterstützt die neuesten FPGA und SoC der Familien Agilex™ 7 und Agilex 5 und gewährleistet so eine nahtlose Entwicklung innovativer Anwendungen. Unterstützung für die FPGA- und SoC-Familie Agilex 3 sowie für den FPGA MAX 10 mit Gehäuseoptionen, die 485 E/A in einem 19 x 19 mm2 großen Gehäuse bieten, ist jetzt zum Download verfügbar.
Kurze Kompilierzeiten ermöglichen es, die FPGA-Entwicklung zu beschleunigen, wobei größere Designs am meisten profitieren. Zudem senken umfangreichere Compiler-Optimierungen den Spitzenbedarf an virtuellem Speicher erheblich, so dass die meisten FPGA-Designs innerhalb eines Speicherplatzes von 64 GB kompiliert werden können. Weitere Einstellungen zur Vereinfachung sind dem Compiler-Benutzerhandbuch zu entnehmen.
Die Software Quartus Prime unterstützt die gleichzeitige Analyse und Kompilierung, so dass Ergebnisse wie Timing, Netzlistenansichten und Kompilierungsberichte analysiert werden können, während die Kompilierung noch läuft. Partielle Rekonfiguration (PR) ermöglicht dynamische Aktualisierungen von Abschnitten des FPGAs. Gleichzeitig ist der Rest des Designs weiterhin funktionsfähig, und der Design-Assistent hilft dabei, potenzielle Probleme eines Designs frühzeitig zu erkennen, indem er in Echtzeit Anleitungen und Empfehlungen gibt und so die Qualität und Effizienz eines Designs insgesamt verbessert.
Cloud-basierte Quartus-FPGA-Programmiertools, die in Docker Hub-Containern verfügbar sind, sind für die leistungsfähige Anwendungsbeschleunigung in einer Cloud-Computing-Umgebung verfügbar. Weitere Informationen bieten die unten angeführten Ressourcen.
- Kurze Kompilierzeit: optimierte Synthese- und Place-and-Route-Algorithmen verkürzen Kompilierzeit von Designs, wobei größere Designs am meisten profitieren
- Erweiterte, kostenlose IP-Lizenzierung: umfasst Nios® V und andere IPs mit Auto-Fetch-Funktionen für einfache Integration
- Reduzierung der Spitzenauslastung des virtuellen Speichers: verbesserte Speichereffizienz sorgt dafür, dass die meisten Designs mit Speicher von weniger als 64 GB kompiliert werden können
- Auf maschinellem Lernen basierende Schätzung: KI-gesteuerte Größenschätzung nach der Synthese verbessert Designgenauigkeit und -optimierung
- Board-IP-Voreinstellungen: vordefinierte Einstellungen für Schnittstellen wie DisplayPort™, PCIe® mit PIO und High Bandwidth Memory (HBM) mit Network-on-Chip (NoC) zur Optimierung des Systemdesigns
- Vorkompilierte Simulationsbibliotheken: erweitert vorkompilierte Komponenten, vereinfacht und verbessert Simulationseffizienz
- Optimierte Entwicklung eingebetteter Software: verbesserte Toolsets und Arbeitsabläufe für Entwicklung eingebetteter Software
- NoC-Visualisierung und zyklusgenaue NoC-Simulationsmodelle: bessere Darstellung von Links, Switches und Engpässen für optimiertes NoC-Design
- Verfügbar in Docker-Containern: ermöglicht flexible Entwicklungsumgebungen mit Unterstützung Cloud-basierter FPGA-Kompilierung
- Prozessoren Nios V: Altera verbesserte RISC-V-basierte Softprozessoren mit verbesserter Leistung, geringerer Ressourcennutzung und neuen Architekturmerkmalen
- Design-Assistenten: ermöglichen Überprüfung von Design-Regeln in Echtzeit, um Timing schnell abzuschließen und Gesamtqualität des Designs zu verbessern
- Quartus-Explorationsdashboards: Visualisierungs- und Debugging-Tools für besseren Projektüberblick
- Design-Größenexploration: Tools zur Bewertung mehrerer Konfigurationen eines Designs und zur Optimierung von Stromverbrauch, Leistung und Ressourcennutzung
- Erweiterte Link-Analysatoren: aktualisierte Unterstützung für F-Tile-FHT- und -FGT-Transceiver sowie verbesserte Plattform/Simulationsengine
- PR: dynamische Aktualisierung von Abschnitten eines FPGAs, während übriges Design funktionsfähig bleibt
- Signalabgriff-Logikanalysatoren: eingebettetes Debugging-Tool für Echtzeit-Signalüberwachung und systeminterne Verifizierung

